PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Hitoshi ASADA et al.

Serial Number: Not Yet Assigned

Filed: September 17, 2003 Customer No.: 23850

For: SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents P. O. Box 1450 Alexandria, VA 22313-1450

September 17, 2003

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2002-273851, filed on September 19, 2002.

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>01-2340</u>.

Respectfully submitted,

ARMSTRONG, WESTERMAN & HATTORI, LLP

Atty. Docket No.: 031168 Suite 1000, 1725 K Street, N.W.

Washington, D.C. 20006

Tel: (202) 659-2930 Fax: (202) 887-0357

JPK/yap

John P. Kong Reg. No. 40,054

日本国特許庁

JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月19日

出 願 番 号

Application Number:

特願2002-273851

[ST.10/C]:

[JP2002-273851]

出願人

Applicant(s): 富士通株式会社

2003年 1月24日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 0240856

【提出日】 平成14年 9月19日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 29/78

【発明の名称】 半導体装置及びその製造方法

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 浅田 仁志

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 井上 浩昭

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100087479

【弁理士】

【氏名又は名称】 北野 好人

【選任した代理人】

【識別番号】 100114915

【弁理士】

【氏名又は名称】 三村 治彦

【手数料の表示】

【予納台帳番号】 003300

【納付金額】 21,000円



【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0012600

【プルーフの要否】 要



【書類名】 明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】 半導体基板上に絶縁膜を介して形成されたゲート電極と、

前記ゲート電極の一側に形成され、低濃度ソース領域と、前記低濃度ソース領域よりキャリア濃度が高い高濃度ソース領域とを有するソース領域と、

前記ゲート電極の他側に形成され、低濃度ドレイン領域と、前記低濃度ドレイン領域よりキャリア濃度が高い高濃度ドレイン領域とを有するドレイン領域と、

前記ソース領域上に形成された第1のシリサイド層と、

前記ドレイン領域上に形成された第2のシリサイド層と、

前記第1のシリサイド層に接続された第1の導体プラグと、

前記第2のシリサイド層に接続された第2の導体プラグとを有し、

前記高濃度ドレイン領域は、前記低濃度ドレイン領域のうちの周縁部を除く領域に形成されており、

前記第2のシリサイド層は、前記高濃度ドレイン領域のうちの周縁部を除く領域に形成されている

ことを特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において、

前記第2の導体プラグは、前記第2のシリサイド層のうちの周縁部を除く領域 に達するように形成されている

ことを特徴とする半導体装置。

【請求項3】 請求項1又は2記載の半導体装置において、

前記高濃度ドレイン領域の前記ゲート電極側の縁部と前記低濃度ドレイン領域の前記ゲート電極側の縁部との間の距離が、前記高濃度ソース領域の前記ゲート電極側の縁部と前記低濃度ソース領域の前記ゲート電極側の縁部との間の距離より長い

ことを特徴とする半導体装置。

【請求項4】 請求項1乃至3のいずれか1項に記載の半導体装置において



前記第2のシリサイド層の前記ゲート電極側の縁部と前記高濃度ドレイン領域 の前記ゲート電極側の縁部との間の距離が、前記第1のシリサイド層の前記ゲー ト電極側の縁部と前記高濃度ソース領域の前記ゲート電極側の縁部との間の距離 より長い

ことを特徴とする半導体装置。

【請求項5】 請求項1乃至4のいずれか1項に記載の半導体装置において

前記第2のシリサイド層の縁部と前記高濃度ドレイン領域の縁部との間の距離が、0.1 μ m以上である

ことを特徴とする半導体装置。

【請求項6】 請求項5記載の半導体装置において、

前記第2のシリサイド層の縁部と前記高濃度ドレイン領域の縁部との間の距離が、0.5μm以上である

ことを特徴とする半導体装置。

【請求項7】 請求項1乃至6のいずれか1項に記載の半導体装置において

前記ドレイン領域に隣接する素子分離領域を更に有し、

前記高濃度ドレイン領域は、前記素子分離領域から離間するように形成されて いる

ことを特徴とする半導体装置。

【請求項8】 請求項1乃至7のいずれか1項に記載の半導体装置において

前記導体プラグの縁部と前記第2のシリサイド層の縁部との距離が、0.3 μ m以上である

ことを特徴とする半導体装置。

【請求項9】 半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、

前記ゲート電極をマスクとして、前記半導体基板にドーパント不純物を導入することにより、前記ゲート電極の一側の前記半導体基板に低濃度ソース領域を形



成するとともに、前記ゲート電極の他側の前記半導体基板に低濃度ドレイン領域 を形成する工程と、

前記ゲート電極の側面にサイドウォール絶縁膜を形成する工程と、

前記低濃度ドレイン領域の周縁部とを覆うように形成された第1のマスクと前記ゲート電極と前記サイドウォール絶縁膜とをマスクとして、前記半導体基板にドーパント不純物を導入することにより、前記ゲート電極の一側の前記半導体基板内に高濃度ソース領域を形成するとともに、前記低濃度ドレイン領域のうちの周縁部を除く領域に高濃度ドレイン領域を形成する工程と、

前記高濃度ドレイン領域の周縁部を覆うように形成された第2のマスクをマスクとして、前記高濃度ソース領域上に第1のシリサイド層を形成するとともに、前記高濃度ドレイン領域のうちの周縁部を除く領域に第2のシリサイド層を形成する工程と

を有することを特徴とする半導体装置の製造方法。

【請求項10】 請求項9記載の半導体装置の製造方法において、

前記第1のシリサイド層と前記第2のシリサイド層とを形成する工程の後、前記第1のシリサイド層に接続された第1の導体プラグと、前記第2のシリサイド層に接続された第2の導体プラグとを形成する工程を更に有し、

前記第1の導体プラグと前記第2の導体プラグとを形成する工程では、前記第 2のシリサイド層のうちの周縁部を除く領域に達するように前記第2の導体プラ グを形成する

ことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置及びその製造方法に係り、特に中高耐圧のトランジスタを有する半導体装置及びその製造方法に関する。

[0002]

【従来の技術】

有機ELパネル、LCDドライバ、インクジェットプリンタ等においては、動



作速度の全体としての向上を図るべく、ロジック用のトランジスタと中高耐圧のトランジスタとを同一基板上に混載することが注目されている。

[0003]

ロジック用のトランジスタと中高耐圧のトランジスタとが混載された提案されている半導体装置を図16を用いて説明する。図16は、提案されている半導体装置を示す断面図である。図16の紙面左側はロジック部を示しており、図16の紙面右側は中高耐圧部を示している。

[0004]

半導体基板210表面には、素子領域212a、212bを画定する素子分離 領域214が形成されている。ロジック部216の素子領域212aには、ゲー ト電極226とソース領域236aとドレイン領域236bとを有する、比較的 耐圧の低いトランジスタ220が形成されている。ソース領域236aは、低濃 度ソース領域230aと高濃度ソース領域234aとにより構成されている。ド レイン領域236bは、低濃度ドレイン領域230bと高濃度ドレイン領域23 4 bとにより構成されている。一方、中高耐圧部218のソース領域212bに は、ゲート電極226とソース領域245aとドレイン領域245bとを有する 、比較的耐圧の高いトランジスタ222が形成されている。ソース領域245 a は、低濃度ソース領域242aと高濃度ソース領域244aとにより構成されて いる。ドレイン領域245bは、低濃度ドレイン領域242bと高濃度ドレイン 領域244bとにより構成されている。トランジスタ220、222が形成され た半導体基板210上には、層間絶縁膜250が形成されている。層間絶縁膜2 50には、ソース領域236a、245a、ドレイン領域236b、245bに それぞれ達する導体プラグ254が形成されている。層間絶縁膜250上には、 導体プラグ254に接続された配線が形成されている。

[0005]

提案されている半導体装置によれば、ロジック用のトランジスタ220と中高 耐圧のトランジスタ222とが同一基板上に混載されているため、電子機器の動 作速度の向上に寄与することができる。

[0006]

近時では、半導体装置の更なる微細化が進められている。しかし、単に半導体装置を微細化した場合には、ソース/ドレインにおけるコンタクト抵抗の上昇を招いてしまう。このため、ゲート長が例えば 0.35 μ m以下のロジック用のトランジスタでは、通常、ソース/ドレインにおけるコンタクト抵抗を低く抑えるべく、ソース/ドレイン領域上にシリサイド層が形成される。

[0007]

į

ソース/ドレイン領域上にシリサイド層が形成された提案されている半導体装置を図17を用いて説明する。図17は、提案されている他の半導体装置を示す断面図である。

[0008]

図17に示すように、高濃度ソース領域234a、244a上、高濃度ドレイン領域234b、244b上には、それぞれシリサイド層240が形成されている。

[0009]

図17に示す提案されている他の半導体装置によれば、ソース/ドレイン領域上にシリサイド層240が形成されているため、ソース/ドレインにおけるコンタクト抵抗を低く抑えつつ、半導体装置の微細化を図ることができる。

[0010]

なお、特許文献1にも、ソース/ドレイン領域上にシリサイド層が形成された 半導体装置が開示されている。

[0011]

【特許文献1】

特開平11-126900号公報

【特許文献2】

特開平9-260590号公報

[0012]

【発明が解決しようとする課題】

しかしながら、図16に示す提案されている半導体装置では、中高耐圧トランジスタにおいて十分な耐圧が確保できていなかった。また、特許文献1に記載さ

れた半導体装置も、必ずしも十分に高い耐圧は得られなかった。

[0013]

¥

ここで、ロジック部のトランジスタにおいてのみソース/ドレイン拡散層上に シリサイド層を形成し、中高耐圧のトランジスタにおいてはソース/ドレイン拡 散層を絶縁膜で覆い、シリサイド層を形成しないことも考えられる。しかし、こ の場合には、中高耐圧のトランジスタにおいて良好なコンタクトを得ることが困 難となり、中高耐圧のトランジスタにおけるコンタクト抵抗が極めて高くなって しまう。

[0014]

本発明の目的は、ソース/ドレイン領域上にシリサイド層を形成する場合であっても、十分な耐圧を確保しうる半導体装置及びその製造方法を提供することにある。

[0015]

【課題を解決するための手段】

上記目的は、半導体基板上に絶縁膜を介して形成されたゲート電極と、前記ゲート電極の一側に形成され、低濃度ソース領域と、前記低濃度ソース領域よりキャリア濃度が高い高濃度ソース領域とを有するソース領域と、前記ゲート電極の他側に形成され、低濃度ドレイン領域と、前記低濃度ドレイン領域よりキャリア濃度が高い高濃度ドレイン領域とを有するドレイン領域と、前記ソース領域上に形成された第1のシリサイド層と、前記ドレイン領域上に形成された第2のシリサイド層と、前記第1のシリサイド層に接続された第1の導体プラグと、前記第2のシリサイド層に接続された第2の導体プラグとを有し、前記高濃度ドレイン領域は、前記低濃度ドレイン領域のうちの周縁部を除く領域に形成されており、前記第2のシリサイド層は、前記高濃度ドレイン領域のうちの周縁部を除く領域に形成されており、前記第2のシリサイド層は、前記高濃度ドレイン領域のうちの周縁部を除く領域に形成されていることを特徴とする半導体装置により達成される。

[0016]

また、上記目的は、半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極をマスクとして、前記半導体基板にドーパント不純物を導入することにより、前記ゲート電極の一側の前記半導体基板に低濃度ソース

領域を形成するとともに、前記ゲート電極の他側の前記半導体基板に低濃度ドレイン領域を形成する工程と、前記ゲート電極の側面にサイドウォール絶縁膜を形成する工程と、前記低濃度ドレイン領域の周縁部とを覆うように形成された第1のマスクと前記ゲート電極と前記サイドウォール絶縁膜とをマスクとして、前記半導体基板にドーパント不純物を導入することにより、前記ゲート電極の一側の前記半導体基板内に高濃度ソース領域を形成するとともに、前記低濃度ドレイン領域のうちの周縁部を除く領域に高濃度ドレイン領域を形成する工程と、前記高濃度ドレイン領域の周縁部を覆うように形成された第2のマスクをマスクとして、前記高濃度ソース領域上に第1のシリサイド層を形成するとともに、前記高濃度ドレイン領域のうちの周縁部を除く領域に第2のシリサイド層を形成する工程とを有することを特徴とする半導体装置の製造方法により達成される。

[0017]

【発明の実施の形態】

本発明の一実施形態による半導体装置及びその製造方法を図1乃至図14を用いて説明する。図1は、本実施形態による半導体装置を示す断面図である。図2は、本実施形態による半導体装置を示す断面図及び平面図である。図3乃至図14は、本実施形態による半導体装置の製造方法を示す工程断面図である。

[0018]

(半導体装置)

まず、本実施形態による半導体装置について図1及び図2を用いて説明する。 図1は、本実施形態による半導体装置を構成するロジック部のトランジスタと中 高耐圧部のトランジスタの両方を示したものである。図1の紙面左側はロジック 部を示しており、図1の紙面右側は中高耐圧部を示している。図2は、本実施形 態による半導体装置を構成する中高耐圧部のトランジスタのみを示したものであ る。図2(a)は断面図であり、図2(b)は平面図である。

[0019]

図1に示すように、半導体基板10には、素子領域12a、12bを画定する 素子分離領域14が形成されている。

[0020]

ロジック部16の素子領域12aには、ロジック用のトランジスタ20が形成されている。ロジック用のトランジスタ20の耐圧は、比較的低くなっている。

[0021]

中高耐圧部18の素子領域12bには、中高耐圧のトランジスタ22が形成されている。

[0022]

ここで、ロジック部16に形成されたトランジスタ20について説明する。

[0023]

図1に示すように、半導体基板10上には、ゲート絶縁膜24 a を介してゲート電極26が形成されている。ゲート電極26上には、キャップ膜28が形成されている。

[0024]

ゲート電極26の両側の半導体基板10内には、低濃度領域30、具体的には 、低濃度ソース領域30aと低濃度ドレイン領域30bとが形成されている。

[0025]

ゲート電極26の側面には、サイドウォール絶縁膜32が形成されている。

[0026]

側面にサイドウォール絶縁膜32が形成されたゲート電極26の両側の半導体基板10内には、高濃度領域34、具体的には、高濃度ソース領域34aと高濃度ドレイン領域34bとが形成されている。低濃度ソース領域30aと高濃度ソース領域34bとにより、ソース領域36aが構成されている。低濃度ドレイン領域30bと高濃度ドレイン領域34bとにより、ドレイン領域36bが構成されている。

[0027]

サイドウォール絶縁膜の側面には、更にサイドウォール絶縁膜38が形成されている。

[0028]

ソース領域36a上及びドレイン領域36b上には、それぞれシリサイド層40a、40bが形成されている。

[0029]

こうして、ロジック部16のトランジスタ20が構成されている。

[0030]

次に、中高耐圧部18に形成されたトランジスタ22について説明する。

[0031]

半導体基板10上には、ゲート絶縁膜24bを介してゲート電極26が形成されている。中高耐圧部のトランジスタ22におけるゲート絶縁膜24bの膜厚は、ロジック部のトランジスタ20におけるゲート絶縁膜24aの膜厚より厚くなっている。ゲート電極26の側面には、サイドウォール絶縁膜32が形成されている。

[0032]

ゲート電極26の両側の半導体基板10内には、低濃度ソース領域42aと低濃度ドレイン領域42bとが形成されている。

[0033]

側面にサイドウォール絶縁膜32が形成されたゲート電極26の両側の半導体10基板内には、高濃度領域44、具体的には高濃度ソース領44aと高濃度ドレイン領域44bとが形成されている。低濃度ソース領域42aと高濃度ソース領域44aとによりソース領域45aが構成されている。低濃度ドレイン領域42bと高濃度ドレイン領域44bとによりドレイン領域45bが構成されている

[0034]

高濃度ドレイン領域44 bは、図2(b)に示すように、低濃度ドレイン領域42 bのうちの周縁部を除く領域に形成されている。換言すれば、高濃度ドレイン領域44 bは、低濃度ドレイン領域42 bに内包されるように形成されている。高濃度ドレイン領域44 bの縁部が低濃度ドレイン領域42 bの縁部から離間しているため、電界の集中が緩和される。

[0035]

なお、高濃度ソース領域44aは、低濃度ソース領域42aの縁部にも形成されている。換言すれば、高濃度ソース領域44aは、低濃度ソース領域42aに

内包されるようには形成されていない。

[0036]

本実施形態で、ドレイン側においてのみ高濃度ドレイン領域44bの縁部を低濃度ドレイン領域42bの縁部から離間しているのは、高い電圧が印加されて絶縁破壊が生じる虞があるのは、ドレイン側であるためである。一方、ソース側においては、高い電圧が印加されないため、絶縁破壊が生じる虞はなく、敢えて、高濃度ソース領域44aの縁部を低濃度ソース領域42aの縁部から離間させる必要はない。

[0037]

[0038]

なお、ここでは、高濃度ドレイン領域 4 4 b のゲート電極 2 6 側の縁部と低濃度ドレイン領域 4 2 b のゲート電極 2 6 側の縁部との間の距離 d_1 e 3 μ mとする場合を例に説明したが、距離 d_1 d a a mに限定されるものではなく、要求される耐圧に応じて適宜設定すればよい。

[0039]

また、ここでは、高濃度ソース領域 44aのゲート電極 26 側の縁部と低濃度ソース領域 42aのゲート電極 26 側の縁部との間の距離 d_2 を 0.1μ mとする場合を例に説明したが、距離 d_2 は 0.1μ mに限定されるものではなく、要求される耐圧に応じて適宜設定すればよい。

[0040]

本実施形態で、高濃度ドレイン領域44bのゲート電極26側の縁部と低濃度

ドレイン領域42bのゲート電極26側の縁部との間の距離 d 1 を、高濃度ソー ス領域44aのゲート電極26側の縁部と低濃度ソース領域42aのゲート電極 2 6 側の縁部との間の距離 d 2 より長く設定している理由は、以下の通りである

[0041]

即ち、高濃度ドレイン領域44bのゲート電極26側の縁部と低濃度ドレイン 領域42bのゲート電極26側の縁部との間の距離d₁や、高濃度ソース領域4 2 a のゲート電極 2 6 側の縁部と低濃度ソース領域 4 4 a のゲート電極 2 6 側の 縁部との間の距離 d₂が長くなると、ソースードレイン間の電気抵抗は上昇する こととなる。高濃度ドレイン領域44bのゲート電極26側の縁部と低濃度ドレ イン領域42bのゲート電極26側の縁部との間の距離d₁を長く設定するのみ ならず、高濃度ソース領域44aのゲート電極26側の縁部と低濃度ソース領域 42aのゲート電極26側の縁部との間の距離d₂をも長く設定した場合には、 ソースードレイン間の電気抵抗が大きく増加してしまう。一方、ソース側には高 い電圧は印加されないため、低濃度ソース領域42aのゲート電極26側の縁部 と高濃度ソース領域44aのゲート電極26側の縁部との間の距離については、 敢えて長く設定する必要がない。そこで、本実施形態では、ドレイン側において のみ低濃度ドレイン領域42bのゲート電極26の縁部と高濃度ドレイン領域4 4 b のゲート側 2 6 の縁部との間の距離 d 1 を長く設定している。このため、本 実施形態によれば、中高耐圧のトランジスタ22におけるソースードレイン間の 電気抵抗の上昇を抑制しつつ、耐圧を高く確保することができる。

[0042]

高濃度ドレイン領域44bの縁部と素子分離領域14の縁部との間の距離d3 は、例えば3μmとなっている。高濃度ドレイン領域44bの縁部と素子分離領 域14の縁部との間の距離d3は、高濃度ドレイン領域44bのゲート電極26 側の縁部と低濃度ドレイン領域42bのゲート電極26側の縁部との間の距離 d 1と等しく設定されている。一方、ソース側においては、髙濃度ソース領域44 aの縁部は素子分離領域14の縁部に接している。本実施形態で、高濃度ドレイ ン領域44bと素子分離領域14との間の距離d3を大きく離間しているのは、

1 1

中高耐圧のトランジスタ22における耐圧を高く確保するためである。一方、ソース側には、高い電圧は印加されないため、高濃度ソース領域44aと素子分離 領域14とを敢えて離間する必要はない。

[0043]

なお、ここでは、高濃度ドレイン領域 $4.4\,b$ の縁部と素子分離領域 $1.4\,o$ 縁部との間の距離 d_3 を $3\,\mu$ mに設定する場合を例に説明したが、距離 d_3 は $3\,\mu$ mに限定されるものではなく、要求される耐圧に応じて適宜設定すればよい。

[0044]

側面にサイドウォール絶縁膜32が形成されたゲート電極26の側面には、更にサイドウォール絶縁膜38が形成されている。また、ドレイン側の半導体基板10上には、絶縁膜38が形成されている。絶縁膜38は、シリサイド層40を形成する際に、マスクとして機能するものである。絶縁膜38は、サイドウォール絶縁膜38と同一の膜により構成されている。

[0045]

絶縁膜38には、高濃度ドレイン領域44bに達する開口部46が形成されている。

[0046]

露出した半導体基板10の表面には、シリサイド層40c、40dが形成されている。ドレイン側においては、開口部46内においてのみシリサイド層40d が形成されている。シリサイド層40dは、図2(b)に示すように、高濃度ドレイン領域44dのうちの周縁部を除く領域に形成されている。シリサイド層40dのゲート電極26側の縁部と高濃度ドレイン領域44bのゲート電極26側の縁部との距離d₄は、例えば1μm程度となっている。

[0047]

電極 26 側の縁部との距離 d_4 を例えば 0.1μ m以上とすれば、電界の集中をある程度緩和することができ、ある程度高い耐圧を確保することが可能である。シリサイド層 40 d のゲート電極 26 側の縁部と高濃度ドレイン領域 44 b のゲート電極 26 側の縁部との距離 d_4 が 0.5μ m以上であれば、電界の集中を更に緩和し得るため、高い耐圧を確保することが可能である。

[0048]

ソース側に形成されたシリサイド層40cは、高濃度ソース領域44aの縁部にも形成されている。ソース側には高い電圧が印加されないため、敢えてソース側において電界の集中を緩和する必要はないためである。

[0049]

こうして、中高耐圧部のトランジスタ22が構成されている。

[0050]

トランジスタ20、22が形成された半導体基板10上には、全面に、層間絶縁膜50が形成されている。

[0051]

層間絶縁膜50には、シリサイド層40a~40dに達するコンタクトホール52が形成されている。コンタクトホール52内には、導体プラグ54が埋め込まれている。導体プラグ54が埋め込まれた層間絶縁膜50上には、配線56が形成されている。

[0052]

導体プラグ54は、シリサイド層40a~40dのうちの周縁部を除く領域に達するように形成されている。中高耐圧のトランジスタ22のドレイン側においては、導体プラグ54の縁部とシリサイド層40dの縁部との間の距離d5は、例えば0.3μm以上離間している。本実施形態で、中高耐圧のトランジスタ22のドレイン側において、シリサイド層40dのうちの周縁部を除く領域に達するように導体プラグ54を形成しているのは、中高耐圧のトランジスタ22のドレイン側において電界の集中を緩和し、耐圧を高く確保するためである。

[0053]

なお、ソース側においては高い電圧は印加されないため、シリサイド層40c

の縁部と導体プラグ54の縁部との間の距離を敢えて大きく離す必要はない。

[0054]

本実施形態による半導体装置は、中高耐圧部のトランジスタ22のドレイン側において、低濃度ドレイン領域42bのうちの周縁部を除く領域に高濃度ドレイン領域44bが形成されており、高濃度ドレイン領域44bのうちの周縁部を除く領域にシリサイド層40dが形成されており、シリサイド層40dのうちの周縁部を除く領域に達するように導体プラグ54が形成されており、しかも、高濃度ドレイン領域44bが素子分離領域14から離間していることに主な特徴の一つがある。

[0055]

図16に示す提案されている他の半導体装置では、中高耐圧のトランジスタの ドレイン側において電界が集中し、高い耐圧が得られなかった。

[0056]

これに対し、本実施形態によれば、ドレイン側が上記のような構成になっているため、ドレイン側に電圧を印加した際にドレイン側に電界が集中するのを緩和することができる。このため、本実施形態によれば、ソース/ドレイン領域上にシリサイド層を形成する場合であっても、中高耐圧のトランジスタにおける耐圧を十分に高く確保することができる。しかも、本実施形態によれば、ドレイン側においてのみ上記のような構成になっているため、ソースードレイン間の電気抵抗の上昇を防止しつつ、高い耐圧を確保することができる。

[0057]

なお、上記特許文献1には、サイドウォール絶縁膜が二重に形成され、高濃度ソース/ドレイン領域内にゲート電極から離間してシリサイド層が形成され、シリサイド層に達する導体プラグが形成された半導体装置が開示されている。特許文献1に記載された半導体装置は、高濃度ドレイン領域が低濃度ドレイン領域の縁部にも形成されている点、シリサイド層が高濃度ドレイン領域の縁部にも形成されている点、高濃度ドレイン領域が素子分離領域から離間していない点で、本実施形態による半導体装置と大きく異なっている。特許文献1に記載された半導体装置では、ドレイン側における電界の集中を十分に緩和することができないた

め、十分な耐圧を確保することはできない。

[0058]

(半導体装置の製造方法)

次に、本実施形態による半導体装置の製造方法について図3乃至図14を用いて説明する。

[0059]

まず、図3 (a)に示すように、ロジック部のnチャネルトランジスタが形成される領域16n、ロジック部のpチャネルトランジスタが形成される領域16p、中高耐圧部のnチャネルトランジスタが形成される領域18n、中高耐圧部のpチャネルトランジスタが形成される領域18pに、それぞれマスク58を形成する。マスク58の材料としては、例えばSiNを用いることができる。マスク58の厚さは、例えば120nmとする。

[0060]

次に、図3(b)に示すように、全面に、例えばスピンコート法により、フォトレジスト膜60を形成する。この後、フォトリソグラフィ技術を用い、中高耐部のpチャネルトランジスタが形成される領域18pを開口する開口部62を形成する。

[0061]

次に、例えばイオン注入法により、フォトレジスト膜60をマスクとして、半導体基板10にn形のドーパント不純物を導入する。ドーパント不純物としては、例えばPを用いる。イオン注入条件は、例えば、加速電圧180keV、ドーズ量 $6\times10^{12}\,\mathrm{cm^{-2}}$ とする。これにより、中高耐圧部のpチャネルトランジスタが形成される領域18pにおける半導体基板10内に、n形ウェル63が形成される。

[0062]

次に、n形ウェル63に導入されたドーパント不純物を活性化するための熱処理を行う。

[0063]

次に、図4(a)に示すように、全面に、例えばスピンコート法により、フォ

トレジスト膜64を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜64に、ロジック部のpチャネルトランジスタが形成される領域16pを開口する開口部66を形成する。

[0064]

次に、例えばイオン注入法により、フォトレジスト膜 64 をマスクとして、半導体基板 10 に n 形のドーパント不純物を導入する。ドーパント不純物としては、例えばPを用いる。イオン注入条件は、例えば、加速電圧 180 ke V、ドーズ量 1.5×10^{13} cm $^{-2}$ とする。これにより、ロジック部の p チャネルトランジスタが形成される領域 16 p における半導体基板 10 内に、n 形ウェル 6 8 が形成される。

[0065]

次に、n形ウェル68に導入されたドーパント不純物を活性化するための熱処理を行う。

[0066]

次に、図4(d)に示すように、全面に、例えばスピンコート法により、フォトレジスト膜70を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜70に、半導体基板10に達する開口部72を形成する。開口部72は、中高耐圧部のnチャネルトランジスタ22n(図 参照)のチャネルストップ層74を形成するためのものである。

[0067]

次に、例えばイオン注入法により、フォトレジスト膜70をマスクとして、半導体基板10にp形のドーパント不純物を導入する。ドーパント不純物としては、例えばB(ボロン)を用いる。イオン注入条件は、例えば、加速電圧20 k e V、ドーズ量 5×10^{14} c m $^{-2}$ とする。これにより、中高耐圧のnチャネルトランジスタのチャネルストップ層74が形成される。

[0068]

次に、図5(a)に示すように、全面に、例えばスピンコート法により、フォトレジスト膜76を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜76に、半導体基板10に達する開口部78を形成する。開口部78

は、中高耐圧部のpチャネルトランジスタ22p(図 参照)のチャネルストップ層80を形成するためのものである。

[0069]

次に、例えばイオン注入法により、フォトレジスト膜76をマスクとして、半導体基板10にn形のドーパント不純物を導入する。ドーパント不純物としては、例えば、Pを用いる。イオン注入条件は、例えば、加速電圧60 k e V、ドーズ量 2.5×10^{13} c m $^{-2}$ とする。これにより、中高耐圧部のpチャネルトランジスタのチャネルストップ層80が形成される。

[0070]

次に、図5 (b) に示すように、例えばLOCOS (LOCal Oxidation of Silicon) 法により、半導体基板10に素子分離領域14を形成する。

[0071]

次に、マスク58を除去する。

. [0072]

次に、全面に、例えば熱酸化法により、例えば膜厚 $15nmoSiO_2$ より成る保護膜82を形成する。

[0073]

次に、全面エッチングにより、保護膜82を除去する。

[0074]

次に、図6(a)に示すように、全面に、例えば膜厚 $90nmのSiO_2$ より成るゲート絶縁膜24bを形成する。

[0075]

次に、ロジック部のトランジスタが形成される領域16n、16pに形成されたゲート絶縁膜24bを除去する。

[0076]

次に、全面に、例えば熱酸化法により、例えば膜厚 $15nmoSiO_2$ より成る保護膜84を形成する。

[0077]

次に、図6(b)に示すように、全面に、例えばスピンコート法により、フォ

トレジスト膜86を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜86に、ロジック部のnチャネルトランジスタが形成される領域16nを開口する開口部88を形成する。

[0078]

次に、例えばイオン注入法により、フォトレジスト膜 86 をマスクとして、半導体基板 10 に p 形のドーパント不純物を導入する。ドーパント不純物としては、例えばBを用いる。イオン注入条件は、例えば加速電圧 140 ke V、ドーズ量 8×10^{12} c m^{-2} とする。これにより、ロジック部のn チャネルトランジスタが形成される領域 16 n に p 形ウェル 9 0 が形成される。

[0079]

次に、例えばイオン注入法により、フォトレジスト膜96をマスクとして、半導体基板10にp形のドーパント不純物を導入する。ドーパント不純物としては、例えばBを用いる。イオン注入条件は、例えば、加速電圧30keV、ドーズ量 $3\times10^{12}\,\mathrm{cm}^{-2}$ とする。これにより、ロジック部のnチャネルトランジスタが形成される領域16nにチャネルドープ層92が形成される。チャネルドープ層92は、しきい値電圧を制御するためのものである。

[0080]

次に、図7(a)に示すように、全面に、例えばスピンコート法により、フォトレジスト膜94を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜94に、中高耐圧部のnチャネルトランジスタが形成される領域18nを開口する開口部96を形成する。

[0081]

次に、例えばイオン注入法により、フォトレジスト膜94をマスクとして、半導体基板10にp形のドーパント不純物を導入する。ドーパント不純物としては、例えばBを用いる。イオン注入条件は、例えば、加速電圧45 ke V、ドーズ量 2×10^{11} c m $^{-2}$ とする。これにより、中高耐圧部のnチャネルトランジスタが形成される領域18 n にチャネルドープ層98 が形成される。

[0082]

次に、図7(b)に示すように、全面に、例えばスピンコート法により、フォ

トレジスト膜100を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜100に、中高耐圧部のnチャネルトランジスタが形成される領域18nを開口する開口部102を形成する。

[0083]

次に、例えばイオン注入法により、フォトレジスト膜100をマスクとして、半導体基板10にn形のドーパント不純物を導入する。ドーパント不純物としては、例えばBを用いる。イオン注入条件は、例えば、加速電圧45 k e V、ドーズ量 8×10^{11} c m $^{-2}$ とする。これにより、中高耐圧部のp チャネルトランジスタが形成される領域18 p にチャネルドープ層104 が形成される。

[0084]

次に、図8(a)に示すように、ロジック部のトランジスタが形成される領域 16n、16pに形成された保護膜84を除去する。

[0085]

次に、ロジック部のトランジスタが形成される領域16n、16pに、例えば 膜厚7nmの SiO_2 より成るゲート絶縁膜24aを形成する。

[0086]

次に、全面に、例えばCVD法により、膜厚50nmのアモルファスシリコン膜106を形成する。アモルファスシリコン膜106は、ゲート電極26を形成するためのものである。

[0087]

次に、全面に、例えばスピンコート法により、フォトレジスト膜108を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜108に、ロジック部16を開口する開口部110を形成する。

[0088]

次に、例えばイオン注入法により、フォトレジスト膜108をマスクとして、半導体基板10にp形のドーパント不純物を導入する。ドーパント不純物としては、例えばBを用いる。イオン注入条件は、例えば、加速電圧30 k e V、ドーズ量 2×10^{12} c m $^{-2}$ とする。これにより、ロジック部16にチャネルドープ層112が形成される。

[0089]

次に、アモルファスシリコン膜106上に、タングステンシリサイド膜113 を形成する。

[0090]

次に、CVD法により、全面に、例えば膜厚45nmのSiO $_2$ より成るキャップ膜28を形成する。

[0091]

次に、フォトリソグラフィ技術を用い、キャップ膜28をパターニングする。

[0092]

次に、キャップ膜28をマスクとして、タングステンシリサイド膜113及びアモルファスシリコン膜106をエッチングする。こうして、アモルファスシリコン膜106とタングステンシリサイド膜113とから成るゲート電極26が形成される(図8(b)参照)。

[0093]

次に、図9(a)に示すように、全面に、例えばスピンコート法により、フォートレジスト膜114を形成する。この後、フォトリソグラフィ技術を用い、フォートレジスト膜114に、中高耐圧部のトランジスタが形成される領域18p、18nを開口する開口部116を形成する。

[0094]

次に、フォトレジスト膜114及び中高耐圧部のトランジスタのゲート電極26をマスクとして、中高耐圧部のトランジスタのゲート電極26の両側のゲート絶縁膜24bを除去する。

[0095]

次に、図9(b)に示すように、全面に、例えばスピンコート法により、フォトレジスト膜118を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜118に、中高耐圧部のnチャネルトランジスタが形成される領域18nを開口する開口部120を形成する。

[0096]

次に、例えばイオン注入法により、フォトレジスト膜118及びゲート電極2

6をマスクとして、半導体基板10内にn形のドーパント不純物を導入する。ドーパント不純物としては、例えばP(リン)を用いる。イオン注入条件は、例えば、加速エネルギー60~90keV、ドーズ量3×10¹²とする。こうして、ゲート電極26の両側の半導体基板10内に、低濃度ソース領域42aと低濃度ドレイン領域42bとが形成される。

[0097]

次に、図10(a)に示すように、全面に、例えばスピンコート法により、フォトレジスト膜を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜に、中高耐圧部のpチャネルトランジスタが形成される領域18pを開口する開口部124を形成する。

[0098]


次に、例えばイオン注入法により、フォトレジスト膜122及びゲート電極26をマスクとして、半導体基板10内にp形のドーパント不純物を導入する。ドーパント不純物としては、例えばBを用いる。イオン注入条件は、例えば、加速エネルギー45keV、ドーズ量3×10¹²とする。こうして、ゲート電極26の両側の半導体基板10内に、低濃度ソース領域42cと低濃度ドレイン領域42dとが形成される。

[0.099]

次に、図10(b)に示すように、全面に、例えばスピンコート法により、フォトレジスト膜126を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜126に、ロジック部のnチャネルトランジスタが形成される領域16nを開口する開口部128を形成する。

[0100]

次に、例えばイオン注入法により、フォトレジスト膜 $1\ 2\ 6$ 及びゲート電極 $2\ 6$ をマスクとして、n 形のドーパント不純物を導入する。ドーパント不純物としては、例えばPを用いる。イオン注入条件は、例えば、加速電圧 $2\ 0$ ke V、ドーズ量 $4\times 1\ 0^{12}$ c m^{-2} とする。こうして、ゲート電極 $2\ 6$ の両側の半導体基板 $1\ 0$ 内に、低濃度ソース領域 $3\ 0$ a と低濃度ドレイン領域 $3\ 0$ b とが形成される



次に、図11(a)に示すように、全面に、例えばスピンコート法により、フォトレジスト膜130を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜130に、ロジック部のpチャネルトランジスタが形成される領域16pを開口する開口部132を形成する。

[0102]

次に、例えばイオン注入法により、フォトレジスト膜 130 及びゲート電極 26 をマスクとして、p 形のドーパント不純物を導入する。ドーパント不純物としては、例えば B F_2 **を用いる。イオン注入条件は、例えば、加速電圧 20 k e V 、ドーズ量 1×10^{13} c m **2とする。こうして、ゲート電極 26 の両側の半導体基板 10 内に、低濃度ソース領域 30 c と低濃度ドレイン領域 30 d とが形成される。

[0103]

次に、例えばCVD法により、膜厚 $120nmoSiO_2$ より成る絶縁膜を形成する。この後、絶縁膜を異方性エッチングする。こうして、ゲート電極26o側面にサイドウォール絶縁膜32が形成される(図11(b)参照)。

[0104]

次に、図12(a)に示すように、全面に、例えばスピンコート法により、フォトレジスト膜134を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜134に開口部136a~136cを形成する。開口部136aは、ロジック部のpチャネルトランジスタの高濃度ソース領域と高濃度ドレイン領域とを形成するためのものである。開口部136bは、中高耐圧部のpチャネルトランジスタの高濃度ソース領域を形成するためのものである。開口部136cは、中高耐圧部のnチャネルトランジスタの高濃度ドレイン領域を形成するためのものである。

[0105]

次に、フォトレジスト膜134をマスクとして、p形のドーパント不純物を導入する。ドーパント不純物としては、例えば BF_2 を用いる。イオン注入条件は、例えば、加速電圧20keV、ドーズ量 3×10^{15} cm $^{-2}$ とする。こうして、

ロジック部のpMOSトランジスタが形成される領域16pにおいて、ゲート電極26の両側の半導体基板10内に高濃度ソース領域34cと高濃度ドレイン領域34dとが形成される。また、中高耐圧部のpMOSトランジスタが形成される領域18pにおいて、ゲート電極26の両側の半導体基板10内に、高濃度ソース領域44cと高濃度ドレイン領域44dとが形成される。

[0106]

次に、図12(b)に示すように、全面に、例えばスピンコート法により、フォトレジスト膜138を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜138に開口部140a、140b、140cを形成する。これにより、低濃度ドレイン領域42dの周縁部を覆うようにフォトレジスト膜がパターニングされる。開口部140aは、ロジック部のnチャネルトランジスタの高濃度ソース領域34aと高濃度ドレイン領域34bとを形成するためのものである。開口部140bは、中高耐圧部のnチャネルトランジスタの高濃度ソース領域44aを形成するためのものである。開口部140cは、中高耐圧部のnチャネルトランジスタの高濃度ドレイン領域44bを形成するためのものである。

[0107]

次に、フォトレジスト膜138とゲート電極26とをマスクとして、n形のドーパント不純物を導入する。ドーパント不純物としては、例えばAsを用いる。イオン注入条件は、例えば、加速電圧30ke V、ドーズ量 1×10^{15} c m^{-2} とする。こうして、ロジック部のnチャネルトランジスタが形成される領域16nにおいて、ゲート電極26の両側の半導体基板10内に、高濃度ソース領域34aと高濃度ドレイン領域34bとが形成される。また、中高耐圧部のnチャネルトランジスタが形成される領域18nにおいて、ゲート電極26の両側の半導体基板10内に、高濃度ソース領域44aと高濃度ドレイン領域44bとが形成される。

[0108]

次に、高濃度拡散層に導入されたドーパント不純物を活性化するための熱処理 を行う。

[0109]

次に、全面に、例えば低温プラズマCVD法により、膜厚100nmoSiO2より成る絶縁膜38を形成する。

[0110]

次に、図13(a)に示すように、全面に、例えばスピンコート法により、フ オトレジスト膜142を形成する。この後、フォトリソグラフィ技術を用い、フ オトレジスト膜142に開口部144aから144bを形成する。これにより、 低濃度ドレイン領域42bの周縁部を覆うようにフォトレジスト膜142がパタ ーニングされる。開口部144aは、ロジック部のトランジスタが形成される領 域16と中高耐圧部のnチャネルトランジスタ22nのソース側の領域とを開口 するものである。開口部144 bは、中高耐圧部の p チャネルトランジスタ22 pのソース側の領域を開口するものである。開口部144cは、中高耐圧部のn チャネルトランジスタ22nのドレイン側のシリサイド層40dが形成される領 域を開口するものである。開口部144cは、開口部144cのゲート電極26 側の縁部と高濃度ドレイン領域44bのゲート電極26側の端部との間の距離が 、例えば3μmとなるように形成される。開口部144 d は、中高耐圧部の p チ ャネルトランジスタ22pのドレイン側のシリサイド層40hが形成される領域 を開口するものである。開口部144 dは、開口部144 dのゲート電極26側 の縁部と高濃度ドレイン領域44 dのゲート電極26側の縁部との間の距離が、 例えば3μmとなるように形成される。

[0111]

次に、フォトレジスト膜142をマスクとして、絶縁膜38を異方性エッチングする。こうして、サイドウォール絶縁膜32が形成されたゲート電極の側面に、更にサイドウォール絶縁膜38が形成される。中高耐圧部のトランジスタのドレイン側においては、高濃度ドレイン領域44b、44dの周縁部と低濃度ドレイン領域42b、42dとを覆うように絶縁膜38が残される。中高耐圧部のトランジスタのドレイン側に残された絶縁膜38は、半導体基板10表面の所望の領域にのみシリサイド層40を形成するためのマスクとして機能する。

[0112]

次に、図13(b)に示すように、露出している半導体基板10の表面に、例

えばチタンシリサイドより成るシリサイド膜40a~40hを形成する。

[0113]

次に、図14(a)に示すように、全面に、例えばCVD法により、膜厚700nmのSiO₂より成る層間絶縁膜50を形成する。

[0114]

次に、層間絶縁膜50に、シリサイド膜40に達するコンタクトホール52を 形成する。この際、シリサイド膜40のうちの周縁部を除く領域に達するように 、コンタクトホール52を形成する。

[0115]

次に、コンタクトホール52内に、導体プラグ54を埋め込む。

[0116]

次に、例えばPVD (Physical Vapor Deposition) 法により、膜厚500nmのA1より成る導電膜を形成する。この後、フォトリソグラフィ技術を用い、 導電膜をパターニングすることにより、配線56を形成する。こうして、導体プラグ54に接続された配線56が形成される。

[0117]

こうして、本実施形態による半導体装置が製造される。

[0118]

(変形例)

次に、本実施形態による半導体装置の変形例を図15を用いて説明する。図1 5は、本変形例による半導体装置を示す断面図である。

[0119]

本変形例による半導体装置は、シリサイド層40i、40jがゲート電極26 上にも形成されていることに主な特徴がある。

[0120]

図15に示すように、本変形例による半導体装置では、シリサイド層40i、40jがゲート電極26上にも形成されている。シリサイド層40i、40jは、シリサイド層40a~40hを形成するのと同時に形成することが可能である

[0121]

このように、シリサイド層40i、40jをゲート電極26上にも形成するようにしてもよい。シリサイド層40i、40jは電気抵抗が低いため、本変形例によれば、ゲート電極26の低抵抗化を図ることができる。

[0122]

[変形実施形態]

本発明は上記実施形態に限らず種々の変形が可能である。

[0123]

例えば、上記実施形態では、本発明をロジック部のトランジスタと中高耐圧部のトランジスタとが混載された半導体装置に適用する場合を例に説明したが、必ずしもロジック部のトランジスタと中高耐圧部のトランジスタとが混載されていなくてもよい。例えば、中高耐圧のトランジスタのみを有する半導体装置に本発明を適用してもよい。

[0124]

また、上記実施形態では、中高耐圧部のトランジスタのドレイン側についての み高い耐圧が得られる上記の構造を採用したが、中高耐圧部のトランジスタのソース側についても高い耐圧が得られる上記の構造を採用してもよい。但し、ソース側についても高い耐圧が得られる上記の構造を採用した場合には、ソースードレイン間の電気抵抗が更に上昇するため、ソースードレイン間の電気抵抗を低く 抑える観点からは、ドレイン側についてのみ高い耐圧が得られる上記の構造を採用することが望ましい。

[0125]

(付記1) 半導体基板上に絶縁膜を介して形成されたゲート電極と、

前記ゲート電極の一側に形成され、低濃度ソース領域と、前記低濃度ソース領域よりキャリア濃度が高い高濃度ゾース領域とを有するソース領域と、

前記ゲート電極の他側に形成され、低濃度ドレイン領域と、前記低濃度ドレイン領域よりキャリア濃度が高い高濃度ドレイン領域とを有するドレイン領域と、

前記ソース領域上に形成された第1のシリサイド層と、

前記ドレイン領域上に形成された第2のシリサイド層と、

前記第1のシリサイド層に接続された第1の導体プラグと、

前記第2のシリサイド層に接続された第2の導体プラグとを有し、

前記高濃度ドレイン領域は、前記低濃度ドレイン領域のうちの周縁部を除く領域に形成されており、

前記第2のシリサイド層は、前記高濃度ドレイン領域のうちの周縁部を除く領域に形成されている

ことを特徴とする半導体装置。

[0126]

(付記2) 付記1記載の半導体装置において、

前記第2の導体プラグは、前記第2のシリサイド層のうちの周縁部を除く領域 に達するように形成されている

ことを特徴とする半導体装置。

[0127]

(付記3) 付記1又は2記載の半導体装置において、

前記高濃度ドレイン領域の前記ゲート電極側の縁部と前記低濃度ドレイン領域の前記ゲート電極側の縁部との間の距離が、前記高濃度ソース領域の前記ゲート電極側の縁部と前記低濃度ソース領域の前記ゲート電極側の縁部との間の距離より長い

ことを特徴とする半導体装置。

[0128]

(付記4) 付記1乃至3のいずれかに記載の半導体装置において、

前記第2のシリサイド層の前記ゲート電極側の縁部と前記高濃度ドレイン領域の前記ゲート電極側の縁部との間の距離が、前記第1のシリサイド層の前記ゲート電極側の縁部と前記高濃度ソース領域の前記ゲート電極側の縁部との間の距離より長い

ことを特徴とする半導体装置。

[0129]

(付記5) 付記1乃至4のいずれかに記載の半導体装置において、

前記高濃度ソース領域は、前記低濃度ソース領域の周縁部の一部にも形成され

ている

ことを特徴とする半導体装置。

[0130]

(付記6) 付記1乃至5のいずれかに記載の半導体装置において、

前記第1のシリサイド層は、前記低濃度ソース領域の周縁部の一部にも形成されている

ことを特徴とする半導体装置。

[0131]

(付記7) 付記1乃至6のいずれかに記載の半導体装置において、

前記第1の導体プラグは、前記第1のシリサイド層のうちの周縁部を除く領域 に達するように形成されている

ことを特徴とする半導体装置。

[0132]

(付記8) 付記1乃至7のいずれかに記載の半導体装置において、

前記低濃度ドレイン領域の前記周縁部上及び前記高濃度ドレイン領域の前記周 縁部上に形成された他の絶縁膜を更に有し、

前記第2のシリサイド層は、前記高濃度ドレイン領域のうちの前記他の絶縁膜 が形成されていない領域に形成されている

ことを特徴とする半導体装置。

[0133]

(付記9) 付記8記載の半導体装置において、

前記ゲート電極の側面に形成されたサイドウォール絶縁膜を更に有し、 前記他の絶縁膜は、前記サイドウォール絶縁膜の側面にも形成されている ことを特徴とする半導体装置。

[0134]

(付記10) 付記1乃至9のいずれかに記載の半導体装置において、

前記第2のシリサイド層の縁部と前記高濃度ドレイン領域の縁部との間の距離が、0.1μm以上である

ことを特徴とする半導体装置。

[0135]

(付記11) 付記10記載の半導体装置において、

前記第2のシリサイド層の縁部と前記高濃度ドレイン領域の縁部との間の距離が、0.5μm以上である

ことを特徴とする半導体装置。

[0136]

(付記12) 付記1乃至11のいずれかに記載の半導体装置において、

前記ドレイン領域に隣接する素子分離領域を更に有し、

前記高濃度ドレイン領域は、前記素子分離領域から離間するように形成されている

ことを特徴とする半導体装置。

[0137]

(付記13) 付記12記載の半導体装置において、

前記高濃度ソース領域は、前記素子分離領域に接していることを特徴とする半導体装置。

[0138]

(付記14) 付記12又は13記載の半導体装置において、 前記第1のシリサイド層は、前記素子分離領域に接している ことを特徴とする半導体装置。

[0139]

(付記15) 付記1乃至14のいずれかに記載の半導体装置において、前記導体プラグの縁部と前記第2のシリサイド層の縁部との距離が、0.3 μm以上である

ことを特徴とする半導体装置。

[0140]

(付記16) 付記1乃至15のいずれかに記載の半導体装置において、 前記ゲート電極上に形成された第3のシリサイド層を更に有する ことを特徴とする半導体装置。

[0141]

(付記17) 半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、

前記ゲート電極をマスクとして、前記半導体基板にドーパント不純物を導入することにより、前記ゲート電極の一側の前記半導体基板に低濃度ソース領域を形成するとともに、前記ゲート電極の他側の前記半導体基板に低濃度ドレイン領域を形成する工程と、

前記ゲート電極の側面にサイドウォール絶縁膜を形成する工程と、

前記低濃度ドレイン領域の周縁部とを覆うように形成された第1のマスクと前記ゲート電極と前記サイドウォール絶縁膜とをマスクとして、前記半導体基板にドーパント不純物を導入することにより、前記ゲート電極の一側の前記半導体基板内に高濃度ソース領域を形成するとともに、前記低濃度ドレイン領域のうちの周縁部を除く領域に高濃度ドレイン領域を形成する工程と、

前記高濃度ドレイン領域の周縁部を覆うように形成された第2のマスクをマスクとして、前記高濃度ソース領域上に第1のシリサイド層を形成するとともに、前記高濃度ドレイン領域のうちの周縁部を除く領域に第2のシリサイド層を形成する工程と

を有することを特徴とする半導体装置の製造方法。

[0142]

(付記18) 付記17記載の半導体装置の製造方法において、

前記第1のシリサイド層と前記第2のシリサイド層とを形成する工程の後、前記第1のシリサイド層に接続された第1の導体プラグと、前記第2のシリサイド層に接続された第2の導体プラグとを形成する工程を更に有し、

前記第1の導体プラグと前記第2の導体プラグとを形成する工程では、前記第 2のシリサイド層のうちの周縁部を除く領域に達するように前記第2の導体プラ グを形成する

ことを特徴とする半導体装置の製造方法。

[0143]

(付記19) 付記18記載の半導体装置の製造方法において、

前記第1の導体プラグと前記第2の導体プラグとを形成する工程では、前記第

1のシリサイド層のうちの周縁部を除く領域に達するように前記第1の導体プラグを形成する

ことを特徴とする半導体装置の製造方法。

[0144]

(付記20) 付記18又は19の半導体装置の製造方法において、

前記第1のシリサイド層と前記第2のシリサイド層とを形成する工程では、前 記ゲート電極上に第3のシリサイド層を更に形成する

ことを特徴とする半導体装置の製造方法。

[0145]

【発明の効果】

以上の通り、本発明によれば、中高耐圧部のトランジスタのドレイン側において、低濃度ドレイン領域のうちの周縁部を除く領域に高濃度ドレイン領域が形成されており、高濃度ドレイン領域のうちの周縁部を除く領域にシリサイド層が形成されており、シリサイド層のうちの周縁部を除く領域に達するように導体プラグが形成されており、しかも、高濃度ドレイン領域44が素子分離領域から離間しているため、ドレイン側に電圧を印加した際にドレイン側に電界が集中するのを緩和することができる。このため、本発明によれば、ソース/ドレイン領域上にシリサイド層を形成する場合であっても、中高耐圧のトランジスタにおける耐圧を十分に高く確保することができる。しかも、本発明によれば、ドレイン側においてのみ上記のような構成になっているため、ソースードレイン間の電気抵抗の上昇を防止しつつ、高い耐圧を確保することができる。

【図面の簡単な説明】

【図1】

本発明の一実施形態による半導体装置を示す断面図である。

【図2】

本発明の一実施形態による半導体装置を示す断面図及び平面図である。

【図3】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その1)である。

【図4】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その2) である。

【図5】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その3)である。

【図6】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その4)である。

【図7】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その5)である。

【図8】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その6)である。

【図9】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その7)である。

【図10】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その8) である。

【図11】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その9)である。

【図12】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その10)である。

【図13】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その11

) である。

【図14】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その12

) である。

【図15】

本発明の一実施形態による半導体装置の変形例を示す断面図である。

【図16】

提案されている半導体装置を示す断面図である。

【図17】

提案されている他の半導体装置を示す断面図である。

【符号の説明】

- 10…半導体基板
- 12a、12b…素子領域
- 14…素子分離領域
- 16…ロジック部
- 18…中高耐圧部
- 20…ロジック用のトランジスタ
- 22…中高耐圧のトランジスタ
- 24 a、24 b …ゲート絶縁膜
- 26…ゲート電極
- 28…キャップ膜
- 30a…低濃度ソース領域
- 30b…低濃度ドレイン領域
- 32…サイドウォール絶縁膜
- 34 a…高濃度ソース領域
- 34b…高濃度ドレイン領域
- 36a…ソース領域
- 36 b …ドレイン領域
- 38…サイドウォール絶縁膜、絶縁膜

特2002-273851


- 40a~40j…シリサイド層
- 42a、42c…低濃度ソース領域
- 4 2 b、4 2 d … 低濃度ドレイン領域
- 44 a、44 c…高濃度ソース領域
- 44b、44d…高濃度ドレイン領域
- 45a…ソース領域
- 45b…ドレイン領域
- 4 6 … 開口部
- 50…層間絶縁膜
- 52…コンタクトホール
- 5 4 …導体プラグ
- 5 6 … 配線
- 58…マスク
 - 60…フォトレジスト膜
 - 6 2 … 開口部
 - 63… n 形ウェル
 - 64…フォトレジスト膜
 - 66…開口部
- 68… n 形ウェル
- 70…フォトレジスト膜
- 7 2 … 開口部
- 74…チャネルストップ層
- 76…フォトレジスト膜
- 78…開口部
- 80…チャネルストップ層
- 8 2 …保護膜
- 8 4 …保護膜
- 86…フォトレジスト膜
- 8 8 … 開口部

- 90…p形ウェル
- 92…チャネルドープ層
- 94…フォトレジスト膜
- 9 6 … 開口部
- 98…チャネルドープ層
- 100…フォトレジスト膜
- 102…開口部
- 104…チャネルドープ層
- 106…アモルファスシリコン膜
- 108…フォトレジスト膜
- 110…開口部
- 112…チャネルドープ層
 - 113…タングステンシリサイド膜
 - 114…フォトレジスト膜
 - 116…開口部
 - 118…フォトレジスト膜
 - 120…開口部
 - 122…フォトレジスト膜
 - 1 2 4 … 開口部
 - 126…フォトレジスト膜
 - 128…開口部
 - 130…フォトレジスト膜
 - 132…開口部
 - 134…フォトレジスト膜
 - 136a~136c…開口部
 - 138…フォトレジスト膜
 - 140a~140c…開口部
- 1 4 2 …フォトレジスト膜
 - 144a~144d…開口部


【書類名】 図面

【図1】

本発明の一実施形態による半導体装置を示す断面図




【図2】 本発明の一実施形態による半導体装置を示す断面図及び平面図




【図3】

本発明の一実施形態による半導体装置の製造方法を示す 工程断面図(その1)




【図4】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その2)




【図5】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その3)




【図6】

本発明の一実施形態による半導体装置の製造方法を示す 工程断面図(その4)




【図7】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その5)




【図8】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その6)



【図9】


本発明の一実施形態による半導体装置の製造方法を示す 工程断面図(その7)



【図10】


J

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その8)




【図11】

本発明の一実施形態による半導体装置の製造方法を示す 工程断面図(その9)




【図12】

本発明の一実施形態による半導体装置の製造方法を示す 工程断面図(その10)




【図13】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その11)




【図14】

本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その12)




【図15】

本発明の一実施形態による半導体装置の変形例を示す断面図




【図16】

提案されている半導体装置を示す断面図



【図17】

提案されている他の半導体装置を示す断面図





【書類名】 要約書

【要約】

【課題】 ソース/ドレイン領域上にシリサイド層を形成する場合であっても、 十分な耐圧を確保しうる半導体装置及びその製造方法を提供する。

【解決手段】 半導体基板10上に形成されたゲート電極26と、低濃度ソース領域42aと高濃度ソース領域44aとを有するソース領域45aと、低濃度ドレイン領域42bと高濃度ドレイン領域44bとを有するドレイン領域45bと、ソース領域上に形成された第1のシリサイド層40cと、ドレイン領域上に形成された第2のシリサイド層40dと、第1のシリサイド層に接続された第1の導体プラグ54と、第2のシリサイド層に接続された第2の導体プラグ54とを有し、高濃度ドレイン領域は低濃度ドレイン領域のうちの周縁部を除く領域に形成されており、第2のシリサイド層は高濃度ドレイン領域のうちの周縁部を除く領域に形成されている。

【選択図】 図1

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社